發布產品
發布方案
發布需求
ASR6601是一種(zhong)通用的LPWAN無線通信(xin)SoC,集成(cheng)了射頻收發器(qi),調(diao)制解調(diao)器(qi)和32位RISC單片機
集成(cheng)的(de)內(nei)部單片機采用ARM Cortex M4,操作頻(pin)率為48mhz頻(pin)率。射頻(pin)收發機有連續的(de)頻(pin)率覆蓋從150MHz到(dao)960MHz。調制(zhi)(zhi)解調器支持(chi)LPWAN用例的(de)LoRa調制(zhi)(zhi)和(he)(he)(G)FSK調制(zhi)(zhi)傳(chuan)統的(de)用例。調制(zhi)(zhi)解調器還支持(chi)TX和(he)(he)(G)MSK調制(zhi)(zhi)的(de)BPSK調制(zhi)(zhi)在TX和(he)(he)RX。與(yu)ASR6601一起設計的(de)LPWAN無(wu)線通(tong)信(xin)模塊提供(gong)LPWAN應(ying)用的(de)超長(chang)距離(li)和(he)(he)超低功耗通(tong)信(xin)。ASR6601可以(yi)達到(dao)-148dBm的(de)高靈敏度,最大發射功率最高+22dBm。這(zhe)使得該芯片適用于長(chang)距離(li)LPWAN,具有較高的(de)性能(neng)效率。
技術支持(chi)
頻(pin)率(lv)范圍:150MHz~960MHz
最大功率+22dBm恒(heng)定射頻輸(shu)出
靈敏度高(gao):-148dBm
在LoRa調制(zhi)模(mo)式下(xia),可編程比特率高達62.5Kbps
在(G)FSK調制模(mo)式下,可編程比特率高達300kbps
嵌入式存儲器(高達256kb的閃存和64kb的SRAM)。
高達42個可配(pei)置gpio:3xI2C,1xI2S,4xUART,1xLPUART,1xSWD,3xSPI,1xQSPI和(he)2xWDG,4xGPtimer,2xBasic Timer,2xLP Timer和(he)1xSys Ticker48MHz ARM Cortex-M4 CPU
4通道DMA引擎(qing)x2
嵌入式3xOPA
嵌(qian)入式2倍低功耗比(bi)較器(qi)